Bernstein elevó su precio objetivo para ASML hasta 2300 euros desde 1700 euros, manteniendo la recomendación de superar al mercado. El ajuste responde a una aceleración del ciclo de gasto de capital en semiconductores y a un aumento de la intensidad litográfica, que pasaría del 24 % en 2025 al 26 % en 2028. La firma también subió su múltiplo objetivo a 40 veces beneficios, una desviación estándar por encima de la media histórica.
Las proyecciones de envíos de sistemas EUV, incluidas las máquinas High-NA, se revisaron al alza: 91 unidades en 2027 y 113 en 2028. Con ello, Bernstein espera que los ingresos EUV alcancen 42 700 millones de euros en 2030, un 30 % por encima de las estimaciones de consenso. Los ingresos totales de la compañía neerlandesa se situarían en 80 000 millones de euros ese mismo año, un 24 % superior a las previsiones del mercado.
Uno de los argumentos centrales de Bernstein es que la adopción de High-NA se producirá primero en memoria DRAM. El menor tamaño de los chips DRAM permite utilizar una sola máscara, frente a las dos que suelen requerir los chips lógicos. Esta diferencia técnica explica por qué SK Hynix y Samsung podrían introducir la tecnología en 2027, mientras Intel lo haría en 2028 y TSMC no antes de 2030.
La intensidad litográfica como nuevo motor estructural
El aumento de la intensidad litográfica no es un fenómeno coyuntural. Históricamente, la litografía representaba entre el 18 % y el 22 % del coste total de fabricación de obleas avanzadas. El salto previsto hasta el 26 % implica que los fabricantes de equipos como ASML capturarán una porción mayor del valor añadido en cada nodo. Esta transferencia de valor se produce porque las capas críticas requieren máquinas más caras y procesos de alineación más complejos, especialmente con High-NA.
La consecuencia inmediata es que los márgenes de ASML pueden mantenerse elevados durante más tiempo del esperado, siempre que los costes de comercialización de High-NA no se disparen. Bernstein proyecta un beneficio por acción de 67 euros en 2028 y 97 euros en 2030, cifras que superan en un 35 % las estimaciones de consenso. Este diferencial refleja la convicción de que el mercado aún no ha internalizado el ritmo de adopción de EUV de alta apertura numérica.
Memoria frente a lógica: dos ritmos de adopción
La secuencia de adopción de High-NA revela tensiones competitivas entre segmentos. Los fabricantes de DRAM, con chips de menor tamaño y un solo patrón de exposición, pueden amortizar antes la inversión en las nuevas máquinas. SK Hynix y Samsung obtendrían así una ventaja de coste en nodos de alta densidad que podría trasladarse a precios más competitivos en módulos de memoria para servidores de IA.
En cambio, los fabricantes de lógica deben equilibrar la optimización de procesos existentes con la introducción de nueva tecnología. TSMC ha optado por una estrategia conservadora, priorizando el rendimiento de sus líneas EUV de baja apertura numérica antes de saltar a High-NA. Esta prudencia reduce el riesgo de defectos iniciales, pero también aplaza la captura de eficiencia que la competencia en memoria ya estaría aprovechando a partir de 2027.
Contrastes entre los principales actores del ecosistema
Los inversores valoran positivamente el escenario de Bernstein porque eleva simultáneamente los objetivos de TSMC, Intel, Samsung, SK Hynix y Micron. Sin embargo, los clientes finales de ASML mantienen posturas distintas. Intel necesita High-NA para recuperar terreno en procesos avanzados y podría acelerar su adopción incluso si los costes iniciales son altos. TSMC, al contar con mayor capacidad instalada de EUV estándar, puede permitirse esperar hasta 2030 sin perder cuota significativa.
Los gobiernos también observan con atención. Los controles de exportación a China representan el principal riesgo a la baja identificado por Bernstein. Una ampliación de las restricciones podría limitar la venta de máquinas EUV a clientes chinos y generar un exceso de inventario en ese mercado, presionando los márgenes de ASML en el corto plazo.
Proyecciones de ingresos y posibles desviaciones
El escenario base de Bernstein contempla un crecimiento anual compuesto del 20 % hasta 2030. Este ritmo depende de que la demanda de capacidad de IA en lógica avanzada y DRAM se mantenga robusta. Si la adopción de High-NA en memoria se retrasa por problemas de rendimiento o costes, los envíos previstos para 2027 y 2028 podrían revisarse a la baja, afectando la trayectoria de ingresos EUV.
Otro factor a vigilar es la evolución de los márgenes brutos. La comercialización de High-NA exige inversiones significativas en soporte técnico y formación de clientes. Si estos costes superan las estimaciones, la rentabilidad podría situarse por debajo del 30 % proyectado, reduciendo el atractivo de la acción pese al crecimiento de volúmenes.
Tendencias a medio plazo y puntos de vigilancia
La combinación de mayor intensidad litográfica y adopción temprana en memoria apunta a un cambio estructural en la distribución del poder dentro de la cadena de valor de semiconductores. ASML deja de ser un proveedor de equipos para convertirse en un actor que condiciona los calendarios de los nodos más avanzados. Este nuevo equilibrio podría acelerar la concentración de la industria en torno a los jugadores con acceso prioritario a High-NA.
Al mismo tiempo, la divergencia entre memoria y lógica introduce incertidumbre sobre el ritmo global de innovación. Si TSMC retrasa la adopción hasta 2030, los diseñadores de chips lógicos podrían enfrentarse a cuellos de botella de capacidad o a costes superiores durante varios años. Los inversores deberán monitorizar los anuncios de calificación de procesos de SK Hynix y Samsung en 2027 como indicador adelantado de la velocidad real de despliegue de la tecnología.
